Digital system design FPGA design flow. Simulation and Verification

Илтгэсэн хурлын нэр: Internatinal conference on Communication and Information Technology, UB

Илтгэгч:  Д.ЭРДЭНЭЧИМЭГ

Хамтран илтгэгч: Ц.Анар

Илтгэсэн огноо: 2007-10-08

Илтгэлийн хураангуй:

Simulations and verification are design process which both have their purposes and are designed only within logic level. Most engineers hope to design and implement their system 100% but mostly we cannot do it with simple simulations. Which mean we may have some bugs or holes left in our design

Илтгэлийн төрөл: Дотоодод зохион байгуулагдсан олон улсын ЭШХ

Түлхүүр үг: #fpga #simulation #event #test bench

Илтгэл нэмсэн: Д.ЭРДЭНЭЧИМЭГ

Монгол Улсын Шинжлэх Ухаан Технологийн Их Сургууль © 2020